石くれと砂粒の世界

アクセスカウンタ

zoom RSS ゲート絶縁膜のないFET

<<   作成日時 : 2007/04/01 23:48   >>

ブログ気持玉 0 / トラックバック 0 / コメント 0

 これまで話題にしてきたMOSFETあるいはMISFETと違ってゲート絶縁膜のない電界効果トランジスタ(FET)もあります。この部類に属するトランジスタにはいくつか種類がありますが、それらのいくつかをこれから取り上げてみることにします。

 FETは真空管を固体(半導体)素子で置き換えるために素直な考え方から生まれたと言えます。真空管ではカソードから飛び出してアノードへ向かう電子の流れを途中でコントロールしています。FETでは半導体中を流れる電子をやはり途中でコントロールします。

 なお、真空管ではあり得ませんが、FETでは正孔(ホール)の流れを使うこともあります。ただしFETでは流れる電荷は電子か正孔かどちらか一方です。ここが両方が関与するバイポーラトランジスタと違うところで、最近はあまり使われませんがユニポーラトランジスタと呼ばれたのはこのためです。

 このようなFETのなかで、接合型FET(JFET)と呼ばれる種類はMOSFETより早く実用化されました。ショックレー自身も最初はJFETのアイデアから出発しています。このアイデアは特許として明確に残っています。

 FIの特許分類では絶縁膜のないFETはH01L29/80の中に分類されていますが、そのCがJFETに対応しています。IPDLの特許分類検索でH01L29/80@Cを検索すると、これの一番最初に登録されているのが、ショックレーの特許です。アメリカで1951年に最初に出願されたもので日本の番号は特公昭29-5768です(対応するアメリカ特許の番号は2744970)。画像

 時代が昭和20年代であり日本特許は用語などの点であまり読みやすくありません。例えば英語のregionはこのような分野では「領域」と訳すのが現在では普通ですが、「地域」という一般用語があてられています。また「偏倚」という今では使わない語が何度も出てきます。原文と突き合わせてみるとこれはbiasの訳語であることが分かります。現在ではそのまま「バイアス」と言っていますからこの訳語は定着しなかったのでしょう。

 原文と比較してもう一つ気づいたことがあります。原文ではすでにゲート、ソース、ドレインという語が使われ、図面にも記入されています。それにも拘わらず、日本語はわざわざベース、エミッタ、コレクタに直してあります。原文をみるとショックレーはこのトランジスタの動作原理はバイポーラトランジスタとは異なると意識し、3極の呼び名を変え、かつfield effect transistor(電界効果トランジスタ)という用語まで提示しています。日本語訳ではこの辺りが無視されているのは残念です。

 話を戻します。図Aはアメリカ特許に載っている図面のうち、現在の教科書等でもJFETの原理の説明に使われる図に近いものです。n型半導体を2つのp型半導体で挟んだようなかたちになっています。一見するとpnp型のバイポーラトランジスタのように見えますが、13がゲート電極、15がソース電極、14がドレイン電極という説明が入っていてバイポーラトランジスタではないことがわかります。

 両側のp型半導体は接続され、これがゲートになりますが、このゲートにソースに対してマイナスの電圧をかけるとpn接合に逆バイアスがかかりますので、図でSと書かれている辺りには空乏層ができます。このためソース−ドレイン間に電圧をかけて電流を流すとき、空乏層の様子によって電流が変化します。イメージで言うとソースからドレインに向かって流れる水を水路の幅を狭めたり広げたりしてコントロールするという感じです。つまりゲート電極にかける電圧によってソース−ドレイン間電流がコントロールできることになります。

 以上の動作原理はMOSFETとよく似ています。ただしMOSFETでは反転層を使ってチャンネルを作っていましたが、JFETではそういうことはありません。単にn型層のなかを流れる電子を使っているだけです。また、MOSFETはゲート絶縁膜がありますから、必要ならゲートにプラス、マイナスどちらの電圧をかけてもよかったのですが、JFETはゲートがpn接合なので、いつも逆バイアス状態にして使わなければなりません。順バイアス、上の例ではゲートにプラス電圧をかけてしまうと、ゲートから電流が流れ込んでしまい、ソース−ドレイン間電流のコントロールが効かなくなってしまいます。

 このJFETは1960年代半ばには日本で実用化されていますが、その頃出願された特許から実用的なデバイス構造の例を紹介しておきます。図Bは1966年に日立製作所が出願した特許(特公昭44-27540号)に載っている図面ですが、いわゆるプレーナ型のJFETです。

 p型基板シリコン基板1の表面に不純物を拡散させてn型領域4〜6を作り、さらにその中にゲートのp型領域3が作られています。そしてソース領域6とドレイン領域5の間のチャンネル領域4を流れる電流を空乏層を変化させてコントロールすることができます

テーマ

関連テーマ 一覧


月別リンク

ブログ気持玉

クリックして気持ちを伝えよう!
ログインしてクリックすれば、自分のブログへのリンクが付きます。
→ログインへ

トラックバック(0件)

タイトル (本文) ブログ名/日時

トラックバック用URL help


自分のブログにトラックバック記事作成(会員用) help

タイトル
本 文

コメント(0件)

内 容 ニックネーム/日時

コメントする help

ニックネーム
本 文
ゲート絶縁膜のないFET 石くれと砂粒の世界/BIGLOBEウェブリブログ
文字サイズ:       閉じる